CPLD kerdesek

[VF]

Thus spake VFX:

> Eleg a  5V tolerant. (de ugy emlexem a CoolRunner nem 5V turo. Ha igen
> akkor bocs)

De turi! (Most megsertodtem, lefikaztad a kedvenc csipem :))

> Igen, nagyon sokat! 10 vagy gyorasabb a jobb. Muxik 12-es IC vel is, de
> akkor mar az idoziteseket az ICn belul kell kompenzalgatni. Maceras. Ha
> van lehetoseged akkor 7 vagy 10. Annal is inkabb mert 33MHz PCICLKnal a
> fel CLK ido 15ns. Ennyi ido alatt illik kinyitni es bezani az AD
> vonalakat.

Es ezt nem szoktak tudni teljesiteni az ic-k... Szerencsere nem is
annyira kritikus, legfeljebb egy kicsit jobban fog melegedni a CPLD
a buszkonfliktusok miatt :)
De 10-esnel lassabbat ugysem kapni mar, illetve dragabb lesz mint a
10-es 3.3V-os.

>> - Hogy kell bekotni a CLK0..CLK3 labakat? Hogyan hivatkozhatok egy
>>   projekten belul valamelyik CLK bemenetre? Errol semmit nem ir a doksi.

Sehogy, rakotod a clockot az egyikre, az esetleges tovabbi orajelet a
masikra (ha kell masik), a fejlesztorendszer magatol tudni fogja hogy az
global clock. De meg is lehet neki mondani, asszem a BUFG property-vel, de
az csak akkor szukseges ha rabizod a pinoutot a progira. Nem tipikus, azt
jobb ha te lovod be a legkenyelmesebb routolhatosag alapjan.
A hosszu vezetekeket kerulni kell, kiveve a PCICLK-t, ami 2.5" kell legyen.

> UDV. VFX.

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.h u/~vf/
"More Cavinton, more info"