ATmega128__UART1

[VF]

Thus spake HWSW Famulus:

> Hogy csesznek meg....2 port? 2 style?

:) Annyi a kulonbseg, hogy out helyett sts-t irsz. Az includokban mar
hozza van adva a $20 a cimhez, azzal nem is kell foglalkozni. Sajna ennyi
rengeteg periferia cime mar nem fert el a periferiaknak fenntartott 64
bajton. Mar a port F es G regiszterei is az extended IO space-ben vannak.

> Es emlegessem a konnyu egyseges utasitas kezelesrol szolo tortenetet.

Az utasitasokkal nincs semmi baj, csak tul nagy az IO-terulet...
Kezelheted egysegesen is, az osszes IO egyseget elered memoriakent is,
az extended IO teruleten hasznalando sts utasitassal is. Csak eppen
felesleges, tobb helyet foglal es lassabb, valamint a cimkekhez is hozza
kene adni $20-at. Az in/out utasitas tulajdonkeppen csak egy optimalizacio,
ami az also 64 IO-regiszter elereset gyorsitja. Nem kotelezo hasznalni,
es akkor teljesen egyseges lesz. Csak ajanlott.

> pl. UCSR1A bitjeit tenyleg csak regiszterbe olvasas utan tudom tesztelni,
> vagy
> meg nem jottem ra mi a jo opcode?

Csak ugy. Ez a RISC felepites hatranya :)

> a PORTD 4 es 5 lab attol, hogy az UART1 eppen hasznalatban van, normal
> portbitkent kezelheto
> egyidejuleg?

Igen. Az USART-tal kapcsolatban nekem is lenne egy erdekes kerdesem,
vajon meg lehetne azt oldani, hogy az egyik (mindegy) USART szinkron
master modban adjon, es aszinkron vegyen?

> KJ

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.hu/~vf/
"A vegcelunk nem a halal. A vegcelunk az elet. (R.M.)"