XILINX keres, TI DSP szivas, vigyazzatok!

[Fuzesi Arnold]

Igazabol holnapra olyan allapotba kellene hoznom a nyakot, hogy mukodjon a
konfigolas.

De sajna a letolto kabelem is teszteletlen, spartan II-t sem programoztam
meg fel, igy sok a hibalehetoseg holnap.
Ezert kellett volna mindenkepp a hex (bit) file, hogy tesztelni tudjak, de
kozben talaltam itthon webpack-ot, igy targytalan ez a resze.

Igaz le kellett szedni hozza egy kis patch-et, de utana ment minden gond
nelkul a vhdl-bol forditas.
(Valaki multkor irta, hogy elszall neki a webpack.
A megoldas: le kell tolteni egy patch file-t)

Azomban a programozo nem programozza fel az fpga-t.

Ennyit mond:
/******************************/
JTAGProgrammer:Release WebPACK 3.2WP3.x - JTAG Boundary-Scan Download D.23
Copyright:1991-1999
JTAG Programmer Started 2001/04/08 21:34:16
Loading Boundary-Scan Description Language (BSDL) file
'C:/Xilinx_WebPACK/spartan2/data/xc2s200_pq208.bsd'.....completed
successfully.
Checking boundary-scan chain integrity...done.
Verifying device positions in boundary-scan chain...
Instance 'jc(Device1)' at position '1'...verified.
Verification completed.
Boundary-scan chain validated successfully.
'jc(Device1)': Checking boundary-scan chain integrity...done.
'jc(Device1)': Reading bit-stream file...done.
'jc(Device1)': Programming device...................................done.
'jc(Device1)': Checking boundary-scan chain integrity...ERROR:JTag -
Boundary-scan chain test failed at bit position '4' on instance
'jc(Device1)'.
 A problem may exist in the hardware configuration.
 Check that the cable, scan chain, and power connections are intact,
 that the specified scan chain configuration matches the actual hardware,
and
 that the power supply is adequate and delivering the correct voltage.
'jc(Device1)': Cannot definitively confirm status of chip,
Verify that DONE went high manually.
/******************************/

Nem tudok rajonni mi lehet a baja.
(Szkopom nincs itthon, hogy megnezzem milyen tiszta a jel :((( )

A letolto kabel a parh kabel, amit a xilinx-tol le lehet szedni pdf-ben.
+5V-rol jar, meg az sem lehet gond tehat, hogy a spartan 3.3V-jarol jaratom
a benne levo 74HCT125-oket.

Nameg az FPGA ID-jet kiolvassa rendesen, szoval valamennyire megy.

Megallt a tudomany...egyenlore...
Valakinek esetleg nincs otlete?

Ja, amugy nem kell kulos felhuzo ellenallassal vacakolni ha azt akarja az
ember, hogy
a Xilinx labai H-ba vagjak magukat.
Az M0,M1,M2 labakat megfeleloen bekotve konfigolas elott bekapcsolja a belso
felhuzo ellenallatokat.

Arnold
----- Original Message -----
From: Szolnoki Tibor <szolnoki2 at freemail.hu>
To: <elektro at irisz.hu>
Sent: Sunday, April 08, 2001 1:03 PM
Subject: Re: XILINX keres, TI DSP szivas, vigyazzatok!


> Fogod az INIT (vagy a PROGRAM) labat, foldre huzod. Addig az FPGA nem
> konfigol fel, az IO labak HiZ-ben vannak.
> Az adott labat egy ellenallassal (vagy rovidzarral) tapra teszed......
>
>
> Udv:
> Tibi
>
>
> ----- Original Message -----
> From: Fuzesi Viktor <vikker at freemail.hu>
> To: elektro <elektro at irisz.hu>; chipcad <lista at chipcad.hu>
> Sent: Saturday, April 07, 2001 10:56 PM
> Subject: XILINX keres, TI DSP szivas, vigyazzatok!
>
>
> > Sziasztok!
> >
> > Valaki ki tudna gyorsan segiteni egy hex file-al, (meg a hetvegen
> > kellene...)
> > Xilinx XC2S 200-PQ208-ba, amelyik a kovetkezot tudja:
> > A 162-es labra magas szintet tesz ki. Ennyi kell, pusztan, semmi tobb de
> ez
> > hirtelen nagyon.
> > Sajna, ami nekem van itthon Foundation, az me´g nem ismeri a
spartanII-t.
> > :((
> >
> > Nagyon koszi!
> >
> > Mas:
> > Vigyazzatok a Texas-szal.
> > Mostanaban vadul osztogatja mintakent a DSP-it is, viszont amit
> esetlegesen
> > lehet hozza
> > szerezni nyomtatott adatlapot, az elavult!
> > Nevezetesen egy TMS320F243 PQE-nek frankon atterveztek a 97-es doksi ota
a
> > labkiosztasat, en meg az alapjan terveztem nyakot. :(((
> > Kesz vagyon volt a panel, majdnem hajithattam ki...
> >
> > Arnold
> >
> >
> >
> >
> >
>
>
>
>